(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2003年7月17日 (17.07.2003)

PCT

(10) 国際公開番号 WO 03/058726 A1

(51) 国際特許分類7:

(72) 発明者; および

(21) 国際出願番号:

PCT/JP02/13835

H01L 33/00

(22) 国際出願日:

2002年12月27日(27.12.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願 2001-402006

2001年12月28日(28.12.2001)

(71) 出願人 (米国を除く全ての指定国について): サン

ケン電気株式会社 (SANKEN ELECTRIC CO., LTD.) [JP/JP]; 〒352-8666 埼玉県 新座市 北野 3 丁目 6 番

3号 Saitama (JP).

(75) 発明者/出願人 (米国についてのみ): 大塚 康二 (OHTUKA,Koji) [JP/JP]; 〒352-8666 埼玉県 新座 市 北野3丁目6番3号 サンケン電気株式会社内 Saitama (JP). 室伏仁 (MUROFUSHI, Hitoshi) [JP/JP]; 〒352-8666 埼玉県 新座市 北野3丁目6番3号サン ケン電気株式会社内 Saitama (JP).

(74) 代理人: 三好 秀和 (MIYOSHI, Hidekazu); 〒105-0001 東京都港区虎ノ門1丁目2番3号虎ノ門第一ビル9階 Tokyo (JP).

(81) 指定国 (国内): CN, JP, US.


添付公開書類:

国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: SEMICONDUCTOR LIGHT-EMITTING DEVICE, LIGHT-EMITTING DISPLAY, METHOD FOR MANUFACTUR-ING SEMICONDUCTOR LIGHT-EMITTING DEVICE, AND METHOD FOR MANUFACTURING LIGHT-EMITTING DIS-**PLAY**

(54) 発明の名称: 半導体発光素子、発光表示体、半導体発光素子の製造方法及び発光表示体の製造方法



(57) Abstract: A semiconductor light-emitting device comprising a substrate (3), light-emitting device layers (10a, 10b, 10c) so formed on the substrate (3) as to be isolated from one another and each made of a semiconductor material the forbidden band width of which is larger than that of the substrate (3), and phosphors (15a, 15b, 15c) which convert the wavelengths of light from the light-emitting device layers (10a, 10b, 10c) into other wavelengths.

(57) 要約:

基板(3)と、基板(3)上に互いに分離形成され、それぞれ基板 (3) より禁制帯幅の広い半導体材料からなる複数の発光素子層(10 a、10b、10c)と、発光素子層(10a, 10b, 10c)から の光の波長を他の波長に変換する蛍光体(15a, 15b, 15c)と を備える半導体発光素子。

WO 03/058726 A1

- 1 -

明細書

半導体発光素子、発光表示体、半導体発光素子の製造方法及び発光表示体の製造方法

技術分野

本発明は、半導体発光素子及び発光表示体に係り、特に半導体発光素 子層からの光の波長を他の波長に変換する半導体発光素子、発光表示体、 半導体発光素子の製造方法及び発光表示体の製造方法に関する。

背景技術

フルカラーのフラットパネルディスプレイ等の発光表示体において、 液晶(LCD)を用いたものと、有機エレクトロルミネセンス(有機E L)を用いたものが公知である。

しかし、高精細で信頼性の高い画像や動画を得たい場合、LCDを使用したディスプレイでは表示速度が遅いという欠点を有する。又、有機ELを使用したディスプレイでは、寿命や耐環境性に問題がある。更に、LCDや有機ELを使用したディスプレイでは、窓やカラーフィルタによる光の損失が大きく、無駄なエネルギーを要するという欠点がある。その他、生産工程が複雑であること、ローコスト化が困難であること等の問題点が存在する。

発明の開示

上記事項を鑑み、本発明は、表示速度が速く、長寿命であり、耐環境性に優れ、光の損失が小さくエネルギーを節約出来、生産工程が簡単で、ローコスト化が図れる半導体発光素子、発光表示体及び半導体発光素子

の製造方法及び発光表示体の製造方法を提供することを目的とする。

上記目的を達成するために、本発明の第1の特徴は、(イ)基板と、(ロ)基板上に互いに分離形成され、それぞれ基板より禁制帯幅の広い 半導体材料からなる複数の発光層と、(ハ)発光層からの光の波長を他 の波長に変換する蛍光体とを備える半導体発光素子であることを要旨と する。

又、本発明の第2の特徴は、基板と、基板上に複数の単位画素を配置 した発光表示体であって、前記単位画素は、(イ)基板上に互いに分離 形成され、それぞれ基板より禁制帯幅の広い半導体材料からなる複数の 発光層と、(ロ)発光層からの光の波長を他の波長に変換する蛍光体と からなる発光表示体であることを要旨とする。

又、本発明の第3の特徴は、(イ)基板上に、基板より禁制帯幅の広い発光層を形成し、(ロ)発光層を分離して複数の発光素子層を形成し、(ハ)発光素子層上に、発光素子層からの光の波長を他の波長に変換す

る蛍光体を形成する半導体発光素子の製造方法であることを要旨とする。

又、本発明の第4の特徴は、基板と、基板上に複数の単位画素を配置 した発光表示体の製造方法であって、(イ)基板上に、基板より禁制帯 幅の広い発光層を形成し、(ロ)発光層を分離して複数の発光素子層を 形成し、(ハ)発光素子層上に、発光素子層からの光の波長を他の波長 に変換する蛍光体を形成することにより単位画素を形成する発光表示体 の製造方法であることを要旨とする。

図面の簡単な説明

Fig. 1は本発明の第1の実施例に係る半導体発光素子及び発光表示体を 説明するための断面図 (Fig. 2に示す I - I 部の断面図) である。

Fig. 2は本発明の第1の実施例に係る半導体発光素子及び発光表示体を

説明するための上面図である。

Fig. 3は本発明の第1の実施例に係る発光表示体の部分的な等価回路図である。

Fig. 4は本発明の第1の実施例に係る DBRの断面図である。

Fig. 5は本発明の第1の実施例に係る半導体発光素子及び発光表示体の 製造方法を説明する工程断面図(その1)である。

Fig. 6は本発明の第1の実施例に係る半導体発光素子及び発光表示体の 製造方法を説明する工程断面図(その2)である。

Fig. 7は本発明の第2の実施例に係る半導体発光素子及び発光表示体を 説明するための断面図である。

Fig. 8は本発明の第2の実施例に係る半導体発光素子及び発光表示体の 製造方法を説明する工程断面図(その1)である。

Fig. 9は本発明の第2の実施例に係る発光表示体の製造方法を説明する工程断面図(その2)である。

Fig. 10は本発明の第3の実施例に係る半導体発光素子及び発光表示体を説明するための断面図である。

Fig. 11は本発明の第4の実施例に係る半導体発光素子及び発光表示体を説明するための断面図 (Fig. 12に示す I - I 部の断面図) である。

Fig. 12は本発明の第4の実施例に係る半導体発光素子及び発光表示体を説明するための上面図である。

Fig. 13は本発明の第4の実施例に係る半導体発光素子及び発光表示体の部分的な等価回路図である。

Fig. 14は本発明の第4の実施例に係る半導体発光素子及び発光表示体の製造方法を説明する工程断面図(その1)である。

Fig. 15は本発明の第4の実施例に係る半導体発光素子及び発光表示体の製造方法を説明する工程断面図(その2)である。

Fig. 16は本発明の第5の実施例に係る半導体発光素子及び発光表示体を説明するための断面図である。

Fig. 17は本発明の第5の実施例に係る半導体発光素子及び発光表示体の製造方法を説明する工程断面図である。

Fig. 18は本発明の第6の実施例に係る半導体発光素子及び発光表示体を説明するための断面図である。

Fig. 19は本発明の第6の実施例に係る半導体発光素子及び発光表示体の製造方法を説明する工程断面図(その1)である。

Fig. 20は本発明の第6の実施例に係る半導体発光素子及び発光表示体の製造方法を説明する工程断面図(その2)である。

発明を実施するための最良の形態

次に、図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

(第1の実施例)

本発明の第1の実施例に係る発光表示体は、Fig. 1に示すように、基板3と、基板3上に互いに分離形成された複数の(第1~第3の)発光素子層10a~10cと、第1~第3発光素子層10a上に配置され、第1~第3発光素子層10a~10cからの光の波長を他の波長に変換する第1~第3蛍光体15a~15cとを備える。

Fig. 1には、1単位画素(ピクセル)を構成する第1~第3発光素子層10a,10b,10c及び第1~第3蛍光体15a~15cを含む半導体発光素子を示すが、本発明の第1の実施例に係る発光表示体は、実際は発光表示体を構成するm×nマトリクスを構成する複数の単位画素(ピクセル)が配列されている。このため、現実には、Fig. 1に図示した以外の第1発光素子層10a,10e,……及び第1蛍光体15a,15e,……、第2発光素子層10b,10f,……及び第2蛍光体15b,15f,……、第3発光素子層10c,10d,……及び第3蛍光体15c,15d,……とが存在する。以下に述べる本発明の第1乃至第6の実施例等において、Fig. 1~Fig. 20中で図示を省略した他のピクセルを構成する発光素子層等については、記号「・・・・」を用いて、表示している。

本発明の第1の実施例に係る発光表示体は更に、基板3と第1~第3 発光素子層10a,10b,10c,……の間にDBR9a,9b,9 c,……がそれぞれ配置されている。又、基板3の裏面(第2主表面) に配置されたカソード電極5と、基板3の露出部、DBR9a,9b, 9c,……の露出部及び第1~第3発光素子層10a,10b,10c, ……の露出部を覆うように配置されたシリコン酸化膜6と、第1~第3 発光素子層10a,10b,10c,……上の、シリコン酸化膜6の窓 6a,6b,6c,……の内側に配置されたアノード電極14a,14 b,14c,……とを更に有する。

 り網目状に区画されている。又、第 $1\sim$ 第3 蛍光体15 $a\sim$ 15f, … いは、光を導出する窓6 $a\sim$ 6f, ……をそれぞれ覆うように規則的に配置されており、これによりドットマトリクス状のフルカラー発光表示体を構成している。このため、水平方向に走行する複数のゲート電極線 X_1, X_2, X_3, \dots に直交して、垂直方向に平行に走行する複数のソース電極線 Y_1, Y_2, Y_3, \dots ・とによりマトリクスを構成している。複数のゲート電極線 X_1, X_2, X_3, \dots は、Fig. 2及びFig. 3に示すように、シリコン酸化膜6上の溝31a, 31b, 31c, ……にそれぞれ一本ずつ配置され、100nm程度の厚さの配線である。複数のソース電極線 Y_1, Y_2, Y_3, \dots は、シリコン酸化膜6及び層間絶縁膜17 $a\sim$ 17i, ……上の溝32a, 32b, 32c, ……に対応する部分に、それぞれ配置されている。

このマトリクスの交点付近にそれぞれの画素が配置される。更に、各画素の発光素子層10a~10f,・・・・にはアノード電極14a~14f,・・・・(Fig. 2)を介して、薄膜トランジスタ(TFT)16a~16f,・・・・は、のドレイン電極が接続されている。TFT16a~16f,・・・・は、例えばポリシリコン(p-Si)TFTの場合はプレーナ型やスタガ型、アモルファスシリコン(a-Si)TFTの場合は正スタガ型や逆スタガ構造等があるが、その実施例に適切なTFT構造が採用される。TFT16a~16f,・・・・の配置位置は特に限定されず、適宜選択されるが、例えばシリコン酸化膜6上の、ゲート電極線X , X 2, X 3,・・・・とソース電極線Y 1,Y 2,Y 3,・・・・との交点付近に配置される。そして、TFT16a~16f,・・・・のゲート電極は、Fig. 3に示すように、ゲート電極線X 1,X 2, X 3,・・・・とイぞれ電気的に接続される。又、TFT16a~16fのソース電極はソース電極線Y 1,Y 2,Y 3,・・・・とそれぞれ電気的に接続されている。Fig. 3に示すよう

に、複数のゲート電極線 X 1, X 2, X 3, ····· は走査信号回路 6 1、複 数のソース電極線 Y 1, Y 2, Y 3, ·····はデータ信号回路 6 2 に接続さ れている。走査信号回路61とデータ信号回路62とで駆動回路4が構 成されている。なお、Fig. 2に示すゲート電極線 X 1, X 2, X 3, ····及 びソース電極線 Y 1, Y 2, Y 3, ・・・・・の配置位置は一例であり、発光表 示体の構成や形状に応じて適宜選択される。 基板3としては、(10 0) 面を有するn⁺型シリコン単結晶からなる低抵抗性基板が使用可能で ある。例えば、アンチモン(Sb)若しくは燐(P)等のn型不純物を、 不純物密度 5 × 1 0 ¹⁸~ 5 × 1 0 ¹⁹ c m ⁻³程度に導入した、 F Z 基板, C Z 基板、若しくはMCZ基板等を用いれば良い。基板3はカソード電極5 と共に、複数の発光素子層10a,10b,10c, ……の共通のカソ ード領域及び支持体として機能する。上記の不純物密度での抵抗率は0. 0015Ωcm~0.01Ωcm程度である。本発明の第1の実施例に おいて、基板3の厚みは、発光素子層10a,10b,10c,····等 の支持体として良好に機能するように、350μm程度に設定されてい る。

DBR9a,9b,9c,・・・・・は、Fig.4に示すように、低屈折率層201a~201jと高屈折率層202a~202jがそれぞれ10層ずつ、合計20層の膜が交互に積層されている。更に、低屈折率層201aは、井戸層21aとバリア層22aとで構成されている。低屈折率層201bは井戸層21bとバリア層22bとで構成され、・・・・・,低屈折率層201jは井戸層21jとバリア層22jとで構成されている。又、高屈折率層202aは井戸層23aとバリア層24aとで構成されている。高屈折率層202bは井戸層23bとバリア層24bとで構成され、・・・・・,高屈折率層202jは井戸層23jとバリア層24jとで構成されている。即ち、井戸層21a,バリア層22a,井戸層23a,

バリア層 2 4 a, 以下同様にバリア層 2 1 b, 井戸層 2 2 b, ・・・・・, バリア層 2 3 j, 井戸層 2 4 j と順次積層されている。

低屈折率層の井戸層21a~21jはA1, Ga1-, N (組成値は 0 $\leq z \leq 0$. 5) 等からなる。例えば z = 0 とすれば、GaNからなる極 薄のn型半導体層となる。又、低屈折率層のバリア層22a~22jは $A 1 \circ G a \rightarrow N$ (各組成値は $w \ge z$) 等からなる。例えばw = 0 として、 窒化アルミニウム(A1N)からなる極薄の絶縁膜となる。又、高屈折 率層の井戸層 2 3 a ~ 2 3 j は A 1 x G a y I n 1-x-y N (各組成値は 0 ≤ x ≤ 0.5 、 $0 \leq y \leq 1$ 、 $0 \leq x + y \leq 1$)等からなる。例えばx = y = 10とすれば、窒化インジウム (InN) からなる極薄の n型半導体層と なる。又、高屈折率層のバリア層24a~24jはAl、Ga」・N(組成 0≤t≤1)等からなる。例えばt=0として、GaNからなる 極薄の絶縁膜とすることが出来る。ここで、低屈折率層の井戸層21a ~21 j、低屈折率層のバリア層22 a~22 j及び高屈折率層の井戸 層23a~23jは、高屈折率層のバリア層24a~24jよりもイン ジウム(In)の含有率が低いか、或いはInを含まない。DBR9a, 9b, 9c, ……の各層の厚みは、発光素子層10a, 10b, 10c, ・・・・・から出力される光の波長により任意に決定される。本発明の第1の 実施例において、発光素子層10a,10b,10c, ……が実質的に 380 n m の波長の光を出力する。 D B R 9 a , 9 b , 9 c , · · · · の各 層の厚みは $\lambda/4 \times 1/n$ (λ は発光波長、nは屈折率) により求めら れ、光の波長に対して最大反射率を有する値に設定されている。井戸層 21 a~21 j及び井戸層23 a~23 jの厚みは、量子井戸準位が出 来るように 0. 5~20 n m 程度が好ましい。バリア層 2 2 a~22 i 及びバリア層24a~24jの厚みは、量子力学的なトンネル効果が生 じるように $0.5\sim10$ nm程度が好ましい。なお、DBR 9a, 9b,

9 c, ・・・・・は、本出願人の提案した特開 2 0 0 1 - 2 9 1 8 9 6 号公報等に開示されている。

第1~第3発光素子層10a,10b,10c,……は、ワイドバン ドギャップ半導体等の基板より禁制帯幅の広い半導体材料からなる。即 ち、第1~第3発光素子層10a~10cから出力される光に対して、 基板3が不透明となる。ここで、「ワイドギャップ半導体(広禁止帯幅 半導体)」とは、半導体産業において早くから研究され、実用化進んだ シリコン (禁止帯幅約1.1 e V) や砒化ガリウム (禁止帯幅約1.4 e V) 等の通常の禁止帯幅を有する半導体材料に対比する用語である。 「半導体用語大辞典」(日刊工業新聞社)では、『2.6 e V以上の禁 制帯幅を有する半導体材料をワイドギャップ半導体という』と定義して る。おおよそ2. 45 e V以上をワイドギャップ半導体というと定義し ている文献もあり、必ずしも定義は明確ではない。「ワイドギャップ半 導体」に対比し、禁制帯幅が 0.2 e V以下のインジウム・アンチモン、 水銀カドミウムテルル等の半導体材料が、狭禁止帯幅半導体(ナローギ ャップ半導体)と呼ばれるのも当業者周知の事実である。したがって、 「ワイドギャップ」や「ナローギャップ」とは、「比較の基準」が必要 となるような相対的な幅を意味する用語ではなく、当業者に自明な絶対 的な禁制帯幅を意味する用語であることに留意されたい。本発明におい ては、2.45 e V以上の禁制帯幅を有する半導体材料を「ワイドギャ ップ半導体」と定義する。

第1発光素子層10aは、例えば、窒化ガリウム(GaN)等からなる n型半導体領域(n型クラッド層)11aと、n型クラッド層11a上に配置された窒化ガリウムインジウム(InGaN)等からなる故意には不純物をドープしない活性層12aと、活性層12a上に配置されたGaN等からなる p型半導体領域(p型クラッド層)13aとから構

成されているDH構造の発光ダイオード(LED)である。「故意には 不純物をドープしない半導体領域」とは、理想的には、実質的にi型半 導体領域(真性半導体領域)と見なせる、若しくは、n-型(ν型)若し くはp⁻型(π型)等の低不純物密度の半導体領域が対応する。しかし、 現実には、「"故意には"不純物をドープしない」の文言は、意図しない 極僅かなり型若しくはn型のドーパントの残留を許容する。現在の化合 物半導体の結晶成長技術のレベルを考慮すると、不純物密度5×10¹¹c m⁻³~1×10¹⁶cm⁻³程度の半導体領域であっても、「故意には不純物 をドープしない半導体領域」と呼ぶことが可能である。以下においては、 「故意には不純物をドープしない」を「ノンドープの」という。又、第 2 発光素子層 1 0 b の構造は、第 1 発光素子層と実質的に同様であり、 n型GaNクラッド層11b, ノンドープInGaN活性層12b, p 型GaNクラッド層13bを備えたDH構造のLEDである。又、第3 発光素子層10cの構造は、第1及び第2発光素子層10a, 10bと 実質的に同様であり、 n型G a N クラッド層 1 1 c , ノンドープ I n G a N活性層 1 2 c, p型GaNクラッド層 1 3 c を備えたDH構造のL EDである。したがって、第1~第3蛍光体15a~15cは、詳しく はp型クラッド層13a, 13b, 13c上にそれぞれ配置されている。 なお、第1~第3発光素子層10a, 10b, 10c, ·····としては、 GaNの他に、例えば禁制帯幅約5.9eVのアルミニウム燐 (A1 P) 、禁制帯幅約2.6 e Vのセレン化亜鉛(ZnS)、禁制帯幅約3. 6 e Vの硫化亜鉛 (ZnS)、禁制帯幅約4.5 e Vの硫化マグネシウ ム(MgS)等のワイドバンドギャップ半導体のpn接合を用いたもの や、これらの3元系、若しくは4元系化合物を用いたシングルヘテロ (SH)構造、ダブルヘテロ(DH)構造等の種々の構造が使用可能で ある。発光素子層の基板3としては、例えばシリコン単結晶基板, サフ

ァイア $(A \ 1 \ 2 \ O_s)$ 基板やガリウム砒素($G \ a \ A \ s$) 基板等の種々の低抵抗性基板が使用可能である。また、第 $1 \sim$ 第3 発光素子層 $1 \ O \ a$, $1 \ O \ b$, $1 \ O \ c$, · · · · · から出力される励起光は互いに同一の波長の光であっても良く、互いにそれぞれ異なる波長の光であっても良い。

アノード電極14a,14b,14c,・・・・・は、光透過性を有する、例えば酸化錫(SnO_i)膜や酸化インジウム錫(ITO)膜等の金属酸化物の薄膜を用いれば良い。或いは、光透過性を有する十分な薄さのニッケル金(AuNi)合金膜等の金属薄膜も使用可能である。発光素子層10a~10 f,・・・・・から出力された紫外光等の出力光は、Fig.1及びFig.2に示すシリコン酸化膜 6 の窓 6 a ~ 6 f,・・・・・から外部に導出される。なお、出力光は透過性を有するアノード電極14a~14 f,・・・・・からも導出される。

第1蛍光体15a,15e,・・・・・は、第1発光素子層10a,10e,・・・・・からの光の波長を例えば赤色光の第1波長に変換する。又、第2蛍光体15b,15f,・・・・は、第2発光素子層10b,10f,・・・・からの光の波長を第1波長と異なる例えば青色光の第2波長に変換する。更に、第3蛍光体15c,15d,・・・・は、第3発光素子層10c,10d,・・・・からの光を第1及び第2波長といずれも異なる例えば緑色光の第3波長に変換する。蛍光体15a~15c,・・・・は、例えばイットリウム・アルミニウム・ガーネット(YAG)蛍光体や有機物蛍光体等の蛍光体が使用可能である。具体的には、発光素子層10a,10b,10c,・・・・から紫外光が出力される場合、例えば、第1蛍光体15a,15d,・・・・は第1波長の光として赤色に変換するY2O2S:Eu等の蛍光体であり、第2蛍光体15b,15e,・・・・は第2波長の光として青色に波長変換するBaMg2Al16O27:Eu等の蛍光体であり、第3蛍光体15c,15f,・・・・は第3波長の光として緑色に波長変換する

BaMg2Al16O27: Eu, Mn等の蛍光体が好適である。 一方、第1~第3発光素子層10a, 10b, 10c, ……が青色LEDの場合、第1蛍光体15a, 15d, ……は例えば第1波長の光として赤色に波長変換するCaS: Eu等の第1蛍光体である。又、第3蛍光体15c, 15f, ……は第3波長の光として緑色に波長変換するZnS: Ca等の第3蛍光体が好適である。なお、発光素子層10a, 10b, 10c, ……から出力される光が青色なので、第2波長の光として青色に波長変換する第2蛍光体15b, 15e, ……は不要である。

本発明の第1の実施例に係る発光表示体の駆動方法は、アクティブマトッリクス駆動と同様なランダムアクセス駆動である。例えば、Fig. 3において、走査信号回路61によりゲート電極線 X_2 が走査されて正のパルス電圧が加えられるタイミングを合わせて、データ信号回路62からソース電極線 Y_1 , Y_2 , Y_3 , ····に所定の信号電圧がそれぞれ印加される。このとき、ソース電極線 Y_2 に発光素子層10a~10 f, ····・が発光するレベルの電圧を印加し、他のソース電極線 Y_1 , Y_3 , ····・には発光素子層10a~10 f, ···・・が発光しないレベルの電圧を印加すれば、発光素子層10bのみから発光する。

上述したように、本発明の第1の実施例に係る発光表示体によれば、第1~第3蛍光体15a~15c,・・・・・によって第1~第3発光素子層10a,10b,10c,・・・・からの光の波長を他の第1、第2及び第3波長に変換することにより、表示速度を高速化出来、長寿命化出来、耐環境性、信頼性も向上させることが出来る。

又、第1~第3蛍光体15a~15c, ……を有することにより、カラーフィルタは不要となり、光の損失を極めて少なく出来る。更に、製造工程を簡易化出来、ローコスト化を図ることが出来る。

又、基板3が第1~第3発光素子層10a,10b,10c,・・・・・か

らの光に不透明であることにより、基板3が第1~第3発光素子層10a,10b,10c,……から基板3側に出力された比較的波長の短い光(紫外~青色光)を良好に吸収できる。このため、光のにじみや、隣接する発光素子層10a,10b,10c,……から出力される光の混色の発生を防止できる。更に、基板3としてシリコン単結晶基板を用いることにより、基板3内にドライバIC等の半導体素子を容易に集積化できる。また、第1~第3発光素子層10a,10b,10c,……として、基板3に良好に吸収される比較的波長の短い光を出力する窒化物系化合物半導体を用いることにより、フルカラーの発光表示体を容易に得ることができる。更には、窒化物系化合物半導体は特性ばらつきも少ないので、信頼性も向上する。

又、DBR9a,9b,9c,……がInを含むことにより、DBR9a,9b,9c,……はバッファ層として良好に機能し、基板3の結晶方位を良好に引き継ぐことが出来る。更に、基板と発光素子層との熱膨張係数の差異による歪の発生を良好に防止出来るので、DBR9a,9b,9c,……を配置することが出来る。又、基板3は、発光素子層10a,10b,10c,……から出力される波長380nm程度の紫外光に対して不透明であり、出力された光の一部を吸収するので、発光効率が低下し、輝度が低下してしまう。本発明の第1の実施例においては、DBR9a,9b,9c,……を有することにより、DBR9a,9b,9c,……が反射膜として機能し、基板3に光を吸収させないので、発光素子の発光効率を増大することが出来る。更に、DBR9a,9b,9c,……が基板3側ではなく、基板3上の溝により区画されることにより、隣り合う発光素子層10a,10b,10c,……の混色を防止できる。

なお、第1~第3発光素子層10a,10b,10c,・・・・・から出力される光の波長に応じて蛍光体15a,15b,15c,・・・・・を使い分けるので、光の波長は特に限定されるものではない。即ち、蛍光体15a,15b,15c,・・・・により発光表示に適する第1、第2及び第3波長に変換可能な波長の光を出力する発光素子層10a,10b,10c,・・・・・であれば、一般に青色から紫外にかけての波長の励起光を出力するので、第1~第3蛍光体15a,15b,15c,・・・・を有効に励起出来る。但し、第1~第3発光素子層10a,10b,10c,・・・・の組成・構成は特に限定されるものではないことは勿論である。以下に示す本発明の第2~第6の実施例においても、上述したように特に限定される必要はない。

次に、Fig. 5及びFig. 6を用いて、本発明の第1の実施例に係る発光表示体の製造方法を説明する。

ノンドープ活性層12、及びp型クラッド層13を順次連続的にエピタキシャル成長し、発光層10を形成する。

- (ロ)次に、レジストをp型クラッド層13上にスピン塗布し、フォー トリソグラフィ技術を用いてこのレジストをパターニングする。その後、 Fig. 6 (a) に示すように、エッチング溶液として例えば塩酸/硝酸(H C 1 / HNO₃)溶液、水酸化ナトリウム(NaOH)溶液や水酸化カリ ウム(KOH)溶液等を用いたウェットエッチング等により、パターニ ングされたレジスト51をエッチングマスクとして用い、発光層10及 びDBR9を基板3に達するまでエッチングする。この結果、複数のD BR9a, 9b, 9c, ·····及び、DBR9a上の第1発光素子層10 a、DBR9b上の第2発光素子層10b、DBR9c上の第3発光素 子層10c、・・・・とに分離する。第1発光素子層10aは、Fig.6 (a) に示すように、n型クラッド層11a、ノンドープ活性層12a、 p型クラッド層13aから構成される。又、第2発光素子層10bは、 n型クラッド層11b、ノンドープ活性層12b、p型クラッド層13 bから、第3発光素子層10cは、n型クラッド層11c、ノンドープ 活性層12c、p型クラッド層13cから構成される。なお、ウェット エッチングの代わりに、塩素(Cl2)ガス等を用いた反応性イオンエッ チング(RIE)法等の方法も使用可能である。その後、レジスト剥離 剤(レジストリムーバ)等を用いて、レジスト51を除去する。
- (ハ)次に、CVD法等により、基板3、DBR9a,9b,9c,·・・・・及び発光素子層10a,10b,10c,・・・・・を覆うようにシリコン酸化膜6を積層する。リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等のエッチングにより、Fig.6(b)に示すように、シリコン酸化膜6中に、p型クラッド層13a,13b,13c,・・・・・をそれぞれ露出する窓6a,6

b, 6 c, ·····を開口する。

- (二)窓6a,6b,6c,……の開口に用いた、レジストを除去後、リフトオフ法を用いるために、シリコン酸化膜6及び窓6a,6b,6c,……上に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、AuNi合金等の金属膜を光透過性を有するように薄く堆積する。そして、レジストをリフトオフすることにより、Fig.6(c)に示すように、発光素子層10a,10b,10c,……上、詳しくはp型クラッド層13a,13b,13c,……と低抵抗性オーミック接触するアノード電極14a,14b,14c,……を形成する。
- (ボ)次に、スパッタリング法等によりウェハ表面の全面にタングステン(W)、チタン(Ti)、モリブデン(Mo)等の高融点金属の薄膜を堆積する。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により溝31a,31b,31c,……(Fig.2)上に、高融点金属からなるゲート電極線X1,X2,X3,……は、外部の走査信号回路61(Fig.2)に電気的に接続するためのボンディングパッドまで、それぞれ延長形成される。次に、CVD法により、ゲート電極線X1,X2,X3,……上に第1層間絶縁膜を堆積する(図示省略)。更に、スパッタリング法等により第1層間絶縁膜の上部全面に新たな高融点金属の薄膜を堆積する。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により、溝32a,32b,32c,……に沿って、ソース電極線Y1,Y2,Y3,……を形成する。このとき、ソース電極線Y1,Y2,Y3,……を

号回路62に電気的に接続するためのボンディングパッドまで、それぞれ延長形成される。

- (へ) 次に、CVD法により、ソース電極線Y 1, Y 2, Y 3, ·····上 に第2層間絶縁膜を堆積する(図示省略)。そして、リソグラフィ技術 により、レジストのエッチングマスクを形成し、このエッチングマスク を用いたRIE法等により第2層間絶縁膜の一部に、アノード電極14 a, 14b, 14c, ……の一部を露出するアノードコンタクトホール、 ソース電極線 Y 1, Y 2, Y 3, ・・・・・の一部を露出するソースコンタクト ホールを開口する。そして、アノードコンタクトホール及びソースコン タクトホールを介して、第2層間絶縁膜の上部に、モノシラン(SiH 4)、ジシラン(Si2H6)等を用いて、ポリシリコン層、若しくはアモ ルファスシリコン層を形成する。このとき、SiH4若しくはSi2H6に ジポラン(B₂H₆)をp型ドーパントガスとして添加し、p型ポリシリコ ン層、若しくはp型アモルファスシリコン層を形成する。そして、リソ グラフィ技術により、レジストのエッチングマスクを形成し、このエッ チングマスクを用いたRIE法等により、p型ポリシリコン層、若しく はp型アモルファスシリコン層を、島状にパターニングし、それぞれ孤 立したTFTのデバイス領域を形成する。アノードコンタクトホール及 びソースコンタクトホールを介して、TFTのデバイス領域は、それぞ れ対応するアノード電極14a,14b,14c,・・・・・及びソース電極 線Yュ,Yュ,Yョ,・・・・・に接続される。
- (ト)更に、p型ポリシリコン層、若しくはp型アモルファスシリコン層の上に、CVD法によりゲート絶縁膜を堆積する。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等によりゲート絶縁膜の一部に、ゲート電極線 X_1, X_2, X_3, \cdots の一部を露出するゲートコンタクトホールを

開口する。このゲート絶縁膜の上に、再び、SiH。若しくはSi $_2$ H。を用いてポリシリコン層を形成する。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により、TFTのゲート電極をパターニングする。或いは、高融点金属若しくは高融点金属のシリサイド(WSi $_2$,TiSi $_2$,MoSi $_2$)等、或いはこれらの高融点金属シリサイドを用いたポリサイドをCVD法、スパッタリング法、真空蒸着法で堆積し、RIE法等により選択的にエッチングし、TFTのゲート電極を形成しても良い。ゲートコンタクトホールを介して、TFTのゲート電極は、ゲート電極線 X_1 , X_2 , X_3 , ……に接続される。

- (リ) 駆動回路 4 が外部にある場合、基板 3 をパッケージにマウント後にポンディング等により、ゲート電極線 X_1 , X_2 , X_3 , ……及びソ

ース電極線 Y 1, Y 2, Y 3, ・・・・・を外部の駆動回路 4 に接続する。そして、例えば発光表示体と駆動回路 4 を一体化するようにパッケージに実装される。

本発明の第1の実施例に係る発光表示体の製造方法は、一例であり、 これ以外の種々の製造方法により、実現可能であることは勿論である。

(第2の実施例)

本発明の第2の実施例に係る発光表示体は、Fig. 7に示すように発光表示部1と同一のウェハに、駆動回路部4aがモノリシックに集積化されている。発光表示部1は、Fig. 1に示した本発明の第1の実施例に係る発光表示体と実質的に同様な構成と機能を有する。又、駆動回路部4aは、Fig. 3に示した駆動回路4と実質的に同様な構成と機能を有する。

本発明の第2の実施例に係る発光表示体は、Fig. 7に示すように、基板3と、基板3上に互いに分離形成され、それぞれ基板3より禁制帯幅の広い半導体材料からなる複数の(第1~第3の)発光素子層10a~10cと、第1~第3発光素子層10a~10cからの光の波長を他の波長に変換する第1~第3蛍光体15a~15cとを備える。なお、Fig. 7には、1単位画素(ピクセル)を構成する第1~第3発光素子層10a,10b,10c及び第1~第3蛍光体15a~15cを含む半導体発光素子を示すが、本発明の第1の実施例と同様に、Fig. 7に図示した以外の第1発光素子層10a,10e,・・・・・及び第1蛍光体15a,15e,・・・・・、第2発光素子層10b,10f,・・・・・及び第2蛍光体15b,15f,・・・・・、第3発光素子層10c,10d,・・・・・及び第3蛍光体15c,15d,・・・・・とが存在する。

本発明の第2の実施例に係る発光表示体は、不活性領域(素子分離領域) 3 b により、基板 3 を駆動用 I C 領域 3 a と発光素子形成領域 3 c

とに、電気的に分離している。駆動用IC領域3aと発光素子形成領域3cの下面(第2主表面)には、カソード電極5aが配置されている。駆動用IC領域3a及び不活性領域3bの表面(第1主表面)露出部を被覆するように、シリコン酸化膜6が配置されている。駆動用IC領域3a上の、シリコン酸化膜6にはコンタクトホール96a,96b,96c,96d,・・・・が開口され、A1やA1Ni等の金属膜からなる電極7a,7b,7c,7d,・・・・がコンタクトホール96a,96b,96c,96d,・・・・を介して、n型コレクタ領域8a、p型ベース領域8b、n型エミッタ領域8c及び不活性領域(素子分離領域)3bに接続されている。

駆動用I C領域3 a には、走査信号回路61及びデータ信号回路62 等を含む種々の電子回路が集積されている(Fig. 3参照)。これらの電子回路は、バイポーラ集積回路やMIS集積回路であり、多数のp型及びn型不純物導入領域が、微細且つ複雑な幾何学的配置をなしている。Fig. 7は、その一部を模式的に表示しており、p型ベース領域8b、ベース領域8bの内部にn型エミッタ領域8c、ベース領域8bから離間してn型コレクタ領域8aが設けられている。更に、コレクタ領域8a,ベース領域8b,エミッタ領域8cにはそれぞれコレクタ電極7a,ベースででであり、エミッタ電極7cが設けられたnpn構造のバイポーラトランジスタが示されている。発光素子形成領域3cの構造は、本発明の第1の実施例に係る発光表示体と実質的に同様な構成なので、重複する説明は省略する。Fig. 7では、基板3の裏面(第2主表面)にカソード電極を設けても、設けなくても構わない。

本発明の第2の実施例に係る発光表示体は、本発明の第1の実施例に おいてボンディングワイヤ等を介して外部に電気的に接続されていた駆 動回路4の代わりに、発光表示部1と同一ウェハにモノリシックに集積化された駆動回路部4aにより、TFT16a~16c,・・・・・に信号電圧を印加する。他は本発明の第1の実施例に係る発光表示体と実質的に同様な駆動方法(ランダムアクセス駆動)なので、重複する説明は省略する。

上述したように、本発明の第2の実施例に係る発光表示体によれば、第1~第3蛍光体によって第1~第3発光素子層10a,10b,10c,・・・・・からの光の波長を他の第1、第2及び第3波長に変換することにより、表示速度を高速化出来、長寿命化出来、耐環境性、信頼性も向上させることが出来る。

又、第1~第3蛍光体15a~15c, ・・・・・を有することにより、カラーフィルタは不要となり、光の損失を極めて少なく出来る。更に、製造工程を簡易化出来、ローコスト化を図ることが出来る。

又、基板3に、本発明の発光表示体を駆動し、発光素子層10a~10c,・・・・からの発光を制御するための駆動用IC領域3aを設け、駆動回路部4a等を構成する半導体発光素子とは異なる半導体素子を含む電子回路を備えることにより、素子の小型化を高水準に達成できる。また、基板3の表面にTFT16a~16c,・・・・・等の素子を設けることも可能となる。

Fig. 7に示す本発明の第2の実施例に係る発光表示体は、以下の手順で 製造可能である:

(イ)Fig. 8(a)に示すように、 $n型シリコンからなる基板 3 を用意する。次に、基板 3 の下面及び上面に熱酸化法等により、シリコン酸化膜(<math>SiO_2$ 膜)等の絶縁膜 40a, 40b を形成する。そして、絶縁膜 40b の上部にレジストを塗布する。更に、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いた

RIE法等により絶縁膜40bの一部を、選択的にエッチング除去する。パターニングされた絶縁膜40bをマスクとして用い、ボロン(B⁺)等のp型不純物領域を選択的に導入する。同様に、絶縁膜40aの上部にレジストを塗布し、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により絶縁膜40aの一部を、Fig.8(b)に示すように選択的にエッチング除去する。パターニングされた絶縁膜40をマスクとして用い、p型不純物領域を選択的に導入し、その後熱処理(ドライブイン)することにより、発光素子形成領域3cと駆動用IC領域3aとを電気的に分離する不活性領域(素子分離領域)3bを形成する。

(ロ) 熱処理 (ドライブイン)後、絶縁膜40aを除去し、熱酸化法 により、新たな酸化膜(絶縁膜)41を基板3の表面に形成する。そし て、絶縁膜41の上部にレジストを塗布し、リソグラフィ技術により、 レジストのエッチングマスクを形成し、このエッチングマスクを用いた RIE法等により絶縁膜41の一部を、選択的にエッチング除去する。 このパターニングされた絶縁膜41をマスクとして用い、p型不純物イ オンのイオン注入とその後の熱処理により、p型のベース領域8bを形 成する。更に、絶縁膜41の上部に新たなレジストを塗布し、リソグラ フィ技術により、レジストのエッチングマスクを形成し、このエッチン グマスクを用いたRIE法等により絶縁膜41の他の一部を、選択的に エッチング除去する。このパターニングされた絶縁膜41及びp型のベ ース領域8bの上部のレジストをイオン注入マスクとして用い、n型不 純物イオンのイオン注入とその後の熱処理により、Fig. 8 (c)に示すよ うに、n⁺型のコレクタ領域8a及びエミッタ領域8cを形成する。この ように、Fig.8(c)は、集積化されている電子回路の一部であり、実際 には、図示しないバイポーラトランジスタや、MISトランジスタ等が 多数集積化されている。

- (ハ) 次に、Fig. 8(d)、詳しくはFig. 4に示すように、基板 3 上に、MOCVD法等を用いて、DBR 9 を形成する。引き続き、DBR 9 上に、n型クラッド層 1 1,ノンドープ活性層 1 2,p型クラッド層 1 3 を順次積層し、発光層 1 0 を形成する。次に、p型クラッド層 1 3 の上に、レジスト 5 1 をスピン塗布し、このレジスト 5 1 をフォトリソグラフィ技術によりパターニングする。パターニングされたレジスト 5 1 a,5 1 b,5 1 c,……をエッチングマスクとして用い、エッチング溶液として例えばHC 1 / HNO 3 溶液,NaOH溶液や水酸化カリウム KOH溶液等を用いたウェットエッチング等により、発光層 1 0 及びDBR9を基板 3 に達するまでエッチング等により、発光層 1 0 及びDBR9を基板 3 に達するまでエッチングする。この結果、Fig. 9 (a)に示すように、複数のDBR9 a,9 b,9 c,……、DBR9 a上の第 1 発光素子層 1 0 a、DBR9 b上の第 1 発光素子層 1 0 b、DBR9 c上の第 1 発光素子層 1 0 c,……とに分割する。この際に、駆動用 1 C領域 1 3 の基板 1 3 の表面を露出させる。
- (ホ)次に、リフトオフ法を用いるために、シリコン酸化膜 6、コンタクトホール 9 6 a \sim 9 6 c , ……、及び窓 6 a , 6 b , 6 c , ……上に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、W、Ti、Mo等の高融点金属、これらのシリサイド(WSi₂, TiSi₂, MoSi₂)

等を堆積する。そして、レジストをリフトオフすることにより、 n型コレクタ領域8 a、 p型ベース領域8 b、 n型エミッタ領域8 c 及び不活性領域(素子分離領域)3 bと低抵抗性オーミック接触するコレクタ電極7 a, ベース電極7 b, エミッタ電極7 c 及び不活性領域電極7 dを形成する。その後、シリコン酸化膜6、コンタクトホール96 a ~ 96 c, ・・・・・・、及び窓6 a, 6 b, 6 c, ・・・・・上に更に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、AuNi合金等の金属膜を光透過性を有するように薄く堆積する。そして、更に新たなレジストをリフトオフすることにより、p型クラッド層13 a, 13 b, 13 c, ・・・・・と低抵抗性オーミック接触するアノード電極14 a, 14 b, 14 c, ・・・・・を形成する。

(へ)次に、スパッタリング法等によりウェハ表面に高融点金属の薄膜を堆積する。そして、リソグラフィ技術により、レジスト(図示省略)をエッチングマスクとして用いて用い、RIE法等により溝31a,32b,・・・・・ (Fig. 2)上にゲート電極線X ,, X 2, X 3, ・・・・・ (Fig. 2)を形成する。このゲート電極線X ,, X 2, X 3, ・・・・・ は駆動回路部4aにまで延長形成され、駆動回路部4aにまで延長形成され、駆動回路部4aにまで延長形成され、駆動回路部4aにまで延長形成され、駆動回路部4aにまで延長形成され、駆動回路部4aにまで延長形成され、取動回路部4aにまで延長形はより、ゲート電極線X 1, X 2, X 3, ・・・・・ (Fig. 2)上に第1層間絶縁膜17a~17ⅰ, ・・・・・ を堆積する(図示省略)。次に、スパッタリング法等により第1層間絶縁膜の上部全面に新たな高融点金属も薄膜を堆積する。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により、Fig. 9 (c)に示すように、溝32a,32b,32c,・・・・・に沿って、ソース電極線Y 1, Y 2, Y 3, ・・・・・ を形成する。このとき、ソース電極線Y 1, Y 2, Y 3, ・・・・・ は、データ信号回路62にまで延長形

成され、データ信号回路62に電気的に接続される。

- (ト) 次に、CVD法により、ソース電極線Y 1, Y 2, Y 3, ・・・・
 上に第2層間絶縁膜を堆積する(図示省略)。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により第2層間絶縁膜の一部に、アノード電極14a,14b,14c,・・・・の一部を露出するアノードコンタクトホール、ソース電極線Y 1, Y 2, Y 3, ・・・・の一部を露出するソースコンタクトホールを開口する。この後のTFTを形成する工程は、本発明の第1の実施例と重複するので説明を省略する。TFT16a~16c,・・・・・のゲート電極をゲート電極線X 1, X 2, X 3, ・・・・にそれぞれ接続される。又、TFT16a~16c,・・・・のゲート電極をゲートで極線、X 1, X 2, X 3, ・・・・にそれぞれ接続される。又、TFT16a~16c, ・・・・のソース電極は、ソース電極線Y 1, Y 2, Y 3, ・・・・・にそれぞれ接続される。更に、CVD法により、TFTのゲート電極の上に第3層間絶縁膜を堆積する(図示省略)。その後、真空蒸着法やスパッタリング法等により、基板3の裏面(第2主表面)にA1やA1Ni合金等を堆積させ、カソード電極5を形成する。
- (チ)次に、リフトオフ法を用いるために、第3層間絶縁膜の上に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、蛍光体を堆積する。そして、レジストをリフトオフすることにより、Fig. 9 (c)に示すように、第1発光素子層10a上に、第1蛍光体15a、第2発光素子層10b上に第2蛍光体15b、第3発光素子層10c上に第3蛍光体15cをそれぞれ形成する。最後に、基板3をパッケージにマウントすれば、Fig.7に示した本発明の第2の実施例に係る発光表示体が完成する。

なお、上述した本発明の第2の実施例に係る発光表示体の製造方法は、 一例であり、これ以外の種々の製造方法により、実現可能であることは WO 03/058726 PCT/JP02/13835

- 26 -

勿論である。

(第3の実施例)

本発明の第3の実施例に係る発光表示体は、Fig. 10に示すように、基板3と、基板3上に互いに分離形成され、それぞれ基板3より禁制帯幅の広い半導体材料からなる複数の(第1~第3の)発光素子層90a~90cからの光の波長を他の波長に変換する第1~第3発光素子層90a~90cからの光の波長を他の波長に変換する第1~第3強光体15a~15cとを備える。なお、Fig. 10には、1単位画素(ピクセル)を構成する第1~第3発光素子層90a,90b,90c及び第1~第3蛍光体15a~15cを含む半導体発光素子を示すが、本発明の第1の実施例と同様に、Fig. 10に図示した以外の第1発光素子層90a,90e,・・・・・及び第1蛍光体15a,15e,・・・・、第2発光素子層90b,90f,・・・・及び第2蛍光体15b,15f,・・・・、第3発光素子層90c,90d,・・・・及び第3蛍光体15c,15d,・・・・・とが存在する。

発光素子層 9 0 a, 9 0 b, 9 0 c, ……及びDBR 9 9 a, 9 9 b, 9 9 c, ……は、垂直の側壁を有する。発光素子層 9 0 a, 9 0 b, 9 0 c, ……及びDBR 9 9 a, 9 9 b, 9 9 c, ……は、本発明の第 1 及び第 2 の実施例に係る発光素子層 1 0 a, 1 0 b, 1 0 c, ……及びDBR 9 a, 9 b, 9 c, ……と実質的に同様な機能を有する。シリコン酸化膜 2 は基板 3、発光素子層 9 0 a, 9 0 b, 9 0 c, ……及びDBR 9 9 a, 9 9 b, 9 9 c, ……の露出部を覆うように配置されている。他は、本発明の第 1 の実施例と実質的に同様であるので、重複した記載を省略する。

上述したように、本発明の第3の実施例に係る発光表示体によれば、 第1~第3蛍光体15a~15cによって第1~第3発光素子層90a, 90b,90c,・・・・・からの光の波長を他の第1、第2及び第3波長に変換することにより、表示速度を高速化出来、長寿命化出来、耐環境性、信頼性も向上させることが出来る。

又、第1~第3蛍光体15a~15c, ・・・・・を有することにより、カラーフィルタは不要となり、光の損失を極めて少なく出来る。更に、製造工程を簡易化出来、ローコスト化を図ることが出来る。

本発明の第3の実施例に係る発光表示体の製造方法は、本発明の第1の実施例の製造方法における発光層10及びDBR9のウェットエッチングの代わりに、RIE法によりエッチングし、垂直側壁の溝でそれぞれ分離された発光素子層90a,90b,90c,・・・・・及びDBR99a,99b,99c,・・・・が形成されている点が異なる。他の構造及び工程は、本発明の第1の実施例に係る発光表示体の製造方法と実質的に同様であるので、重複した記載を省略する。

(第4の実施例)

本発明の第4の実施例に係る発光表示体として、単純マトリクス回路の例を説明する。即ち、本発明の第4の実施例に係る発光表示体は、Fig. 11に示すように、基板3と、基板3上に互いに分離形成され、それぞれ基板3より禁制帯幅の広い半導体材料からなる複数の(第1~第3の)発光素子層10a~10cと、第1~第3発光素子層10a~10cからの光の波長を他の波長に変換する第1~第3蛍光体15a~15cとを備える。なお、Fig. 11には、1単位画素(ピクセル)を構成する第1~第3発光素子層10a,10b,10c及び第1~第3蛍光体15a~15cを含む半導体発光素子を示すが、本発明の第1の実施例と同様に、Fig. 7に図示した以外の第1発光素子層10a,10e,・・・・・及び第1蛍光体15a,15e,・・・・・、第2発光素子層10b,10f,・・

・・・及び第2蛍光体15b, 15f, ・・・・、第3発光素子層10c, 10d, ・・・・及び第3蛍光体15c, 15d, ・・・・とが存在する。

本発明の第4の実施例に係る発光表示体は更に、基板3と第1~第3発光素子層10a,10b,10c,…の間に反射金属膜18a,18b,18c,…がそれぞれ配置されている。反射金属膜18a,18b,18c,…としては、アルミニウム等が使用可能である。反射金属膜18a,18b,18cを有することにより、反射鏡として機能し、発光効率を増大させることが出来る。又、基板3の露出部、反射金属膜18a,18b,18c,…の露出部及び第1~第3発光素子層10a,10b,10c,……をで開立れたシリコン酸化膜6と、第1~第3発光素子層10a,10b,10c,……上の、シリコン酸化膜6の窓6a,6b,6c,……の内側に配置されたアノード電極14a,14b,14c,……とを更に有する。

基板3は、不活性領域(素子分離領域)19a,19b,19c,により、電気的に分離された発光素子形成領域33a,33b,33cを含む。発光素子形成領域33a,33b,33c上に第1~第3発光素子層10a,10b,10c,・・・・・及び反射金属膜18a,18b,18c,・・・・が配置されている。また、発光素子形成領域33a,33b,33cの裏面(第2主面)には、データ電極線y1,y2,y3がそれぞれ設けられている。

第1~第3発光素子層10a,10b,10c,・・・・・及び反射金属膜18a,18b,18c,・・・・・は、Fig.12に示すように、X軸方向に互いに並列して走行する複数の溝31a,31b,31c,・・・・と、この複数の溝31a,31b,31c,・・・・と、このでは数の溝31a,31b,31c,・・・・・と、このいに並列して走行する複数の溝32a,32b,32c,・・・・・により網目状に区画されている。又、第1~第3蛍光体15a~15f,・・・・・は、

光を導出する窓 6 a ~ 6 f , ……をそれぞれ覆うように規則的に配置されており、これによりドットマトリクス状のフルカラー発光表示体を構成している。このため、水平方向に走行する複数の走査電極線 x ,

本発明の第4の実施例に係る発光表示体の駆動方法は、単純マトリクス (パッシブマトリクス) 駆動である。例えば、Fig. 13において、走査信号回路 6 1 により走査電極線 x_1, x_2, x_3, \cdots を順次走査する。走査のタイミングに合わせて、データ信号回路 6 2 からソース電極線 y_1, y_2, y_3, \cdots に対応する信号電圧を印加することにより、印加された発光素子層 $10a\sim 10f$ が発光する。

上述したように、本発明の第4の実施例に係る発光表示体によれば、第1,第2,第3波長の励起光を第1~第3蛍光体によって第1~第3 発光素子層10a,10b,10c,……からの光の波長を他の第1、第2及び第3波長に変換することにより、表示速度を高速化出来、長寿命化出来、耐環境性、信頼性も向上させることが出来る。

又、第1~第3蛍光体15a~15c, ·····を有することにより、カラーフィルタは不要となり、光の損失を極めて少なく出来る。更に、製

造工程を簡易化出来、ローコスト化を図ることが出来る。

Fig. 11に示す本発明の第4の実施例に係る発光表示体は、以下の手順で製造可能である:

- (イ) Fig. 14 (a) に示すように、n型シリコンからなる基板3を用意する。次に、基板3の下面及び上面に熱酸化法等により、シリコン酸化膜(SiO₂膜)等の絶縁膜47a,47bを形成する。そして、絶縁膜47bの上部にレジストを塗布する。更に、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により絶縁膜47bの一部を、選択的にエッチング除去する。パターニングされた絶縁膜47bをマスクとして用い、B*等のp型不純物領域を選択的に導入する。同様に、絶縁膜47aの上部にレジストを塗布し、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により絶縁膜47aの一部を、Fig.14(b)に示すように選択的にエッチング除去する。パターニングされた絶縁膜47をマスクとして用い、p型不純物領域を選択的に導入し、その後熱処理(ドライブイン)することにより、基板3を電気的に分離する不活性領域(素子分離領域)19a,19b,・・・・・を形成する。その後、HF等を用いて絶縁膜47a,47bを除去する。
- (ロ)次に、Fig. 14(c)に示すように、基板3上に真空蒸着法やスパッタリング法を用いて、反射金属膜18を形成する。引き続き、反射金属膜18上に、n型クラッド層11,ノンドープ活性層12,p型クラッド層13を順次積層し、発光層10を形成する。次に、p型クラッド層13の上に、レジスト51をスピン塗布し、このレジスト51をフォトリソグラフィ技術によりパターニングする。パターニングされたレジスト51をエッチングマスクとして用い、エッチング溶液として例えばHC1/HNO₃溶液,NaOH溶液やKOH溶液等を用いたウェット

エッチング等により、発光層10及びDBR9を基板3に達するまでエッチングする。この結果、Fig. 15(a)に示すように、複数の反射金属膜18a,18b,18c,・・・・・、反射金属膜18a上の第1発光素子層10a、反射金属膜18b上の第2発光素子層10b、反射金属膜18c上の第3発光素子層10c,・・・・・とに分割する。

- (ハ)次に、CVD法により、基板3の表面の全体を覆うようにシリコン酸化膜6を堆積する。リソグラフィ技術により、レジスト(図示省略)をエッチングマスクとして用いてシリコン酸化膜6をパターニングし、Fig. 15(b)に示すような窓6a,6b,6c,……、を形成する。
- (二)次に、リフトオフ法を用いるために、シリコン酸化膜6及び窓6a,6b,6c,・・・・・上に更に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、AuNi合金等の金属膜を光透過性を有するように薄く堆積する。そして、更に新たなレジストをリフトオフすることにより、p型クラッド層13a,13b,13c,・・・・・と低抵抗性オーミック接触するアノード電極14a,14b,14c,・・・・・を形成する。その後、スパッタリング法等によりウェハ表面に高融点金属の薄膜を堆積する。そして、リソグラフィ技術により、レジスト(図示省略)をエッチングマスクとして用いて用い、RIE法等により溝31a,32b,・・・・(Fig. 12)上に走査電極線×1,×2,×3,・・・・・は、Fig. 13に示した走査信号回路61にまで延長形成され、走査信号回路61に電気的に接続される。
- (ホ)次に、リフトオフ法を用いるために、基板3の裏面(第2主面)に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、A1やA1Ni合金等を堆積させるそして、新たなレジストをリフトオフすることによ

り、走査電極線を形成する。そして、リソグラフィ技術により、基板3の第2主面上にレジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により、Fig. 15 (c)に示すように、データ電極線y1, y2, y3,・・・・・を形成する。その後、真空蒸着法やスパッタリング法等により、基板3の(第2主表面)にこのとき、データ電極線y1, y2, y3,・・・・・は、Fig. 13に示したデータ信号回路62にまで延長形成され、データ信号回路62に電気的に接続される。

(へ)次に、リフトオフ法を用いるために、第3層間絶縁膜の上に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、単光体を堆積する。そして、レジストをリフトオフすることにより、Fig. 15 (c)に示すように、第1発光素子層10a上に、第1蛍光体15a、第2発光素子層10b上に第2蛍光体15b、第3発光素子層10c上に第3蛍光体15cをそれぞれ形成する。最後に、基板3をパッケージにマウントすれば、本発明の第4の実施例に係る発光表示体が完成する。

なお、上述した本発明の第4の実施例に係る発光表示体の製造方法は、 一例であり、これ以外の種々の製造方法により、実現可能であることは 勿論である。

(第5の実施例)

本発明の第5の実施例に係る発光表示体は、Fig. 16に示すように、基板3と、基板3上に互いに分離形成され、それぞれ基板3より禁制帯幅の広い半導体材料からなる複数の(第1~第3の)発光素子層70a~70cからの光の波長を他の波長に変換する第1~第3強光体15a~15cとを備える。なお、Fig. 16には、1単位画素(ピクセル)を構成する第1~第3発光素子層70

a, 70b, 70c及び第1~第3蛍光体15a~15cを含む半導体発光素子を示すが、本発明の第1の実施例と同様に、Fig. 16に図示した以外の第1発光素子層70a, 70e, ·····及び第1蛍光体15a, 15e, ····、第2発光素子層70b, 70f, ····・及び第2蛍光体15b, 15f, ····、第3発光素子層70c, 70d, ····・及び第3蛍光体15c, 15d, ·····とが存在する。

第1~第3発光素子層70a,70b,70c, ・・・・及びDBR79a,79b,79c,・・・・は、(素子分離領域)74a,74b,74c,・・・・で区画され且つ互いに電気的に分離されている。素子分離領域74a,74b,74c,・・・・は、例えばプロトン(H+)等を照射して形成された高比抵抗領域や、B+等を導入して形成されたり型半導体領域(反対導電型領域)である。発光素子層70a,70b,70c,・・・・・及びDBR79a,79b,79c,・・・・は、本発明の第1及び第2の実施例に係る発光素子層10a,10b,10c,・・・・及びDBR9a,9b,9c,・・・・と実質的に同様な機能を有する。シリコン酸化膜76は発光素子層70a,70b,70c,・・・・及び素子分離領域74a,74b,74c,・・・・上に配置されている。シリコン酸化膜76上には、本発明の第1~第3の実施例と同様なソース電極線Y1,Y2,Y3,・・・・が設けられている。他は、本発明の第1の実施例と実質的に同様であるので、重複した記載を省略する。

上述したように、本発明の第5の実施例に係る発光表示体によれば、第1~第3蛍光体15a, 15b, 15c, ・・・・・によって第1~第3発光素子層70a, 70b, 70c, ・・・・からの光の波長を他の第1、第2及び第3波長に変換することにより、表示速度を高速化出来、長寿命化出来、耐環境性、信頼性も向上させることが出来る。

又、第1~第3蛍光体15a~15c, \cdots を有することにより、カ

ラーフィルタは不要となり、光の損失を極めて少なく出来る。更に、製造工程を簡易化出来、ローコスト化を図ることが出来る。

以下、本発明の第5の実施例に係る発光表示体の製造方法をFig. 5及び Fig. 17を用いて説明する:

- (イ)まず、Fig. 5 (c)に示すように、基板3上に、MOCVD法等を用いて、DBR9を形成する。引き続き、DBR9上に、n型クラッド層11,ノンドープ活性層12,p型クラッド層13を順次積層し、発光層10を形成する。ここまでの手順は、本発明の第1の実施例と実質的に同様であるので、重複した説明を省略する。
- (ロ)次に、p型クラッド層13の上に、熱酸化法等により、酸化膜(SiO2膜)等の絶縁膜を形成する。そして、リソグラフィ技術により、絶縁膜の上部にレジスト51のエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により絶縁膜の一部を、選択的にエッチング除去する。パターニングされた絶縁膜51をマスクとして用い、B*等をイオン注入することにより、<math>p型不純物領域を選択的に導入する。その後熱処理(ドライブイン)することにより、各列毎に発光素子形成領域を電気的に分離するための素子分離領域74a,74b,74c,……を形成する。この素子分離領域74a,74b,74c,……により、発光層10及びDBR9を、第1~第3発光素子層70a,70b,70c.……及びDBR79a,79b,79c,……とにそれぞれ分割する。なお、B*等をイオン注入する代わりに、プロトン(H*)等を照射することにより、高比抵抗領域である素子分離領域74a,74b,74c,……を形成しても良い。
- (ハ)次に、CVD法により、基板3の第1主面にシリコン酸化膜76を堆積する。リソグラフィ技術により、レジスト(図示省略)をエッチングマスクとして用いてシリコン酸化膜76をパターニングし、Fig.1

- (二)次に、スパッタリング法等によりウェハ表面に高融点金属の薄膜を堆積する。そして、リソグラフィ技術により、レジスト(図示省略)をエッチングマスクとして用いて用い、RIE法等によりシリコン酸化膜76上に図示を省略したゲート電極線を形成する。次に、CVD法により、ゲート電極線上に図示を省略した第1層間絶縁膜を堆積する。次に、スパッタリング法等により第1層間絶縁膜の上部全面に新たな高融点金属も薄膜を堆積する。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により、Fig. 17(c)に示すように、ソース電極線Y1, Y2, Y3, ……を形成する。
- (ホ)次に、CVD法により、ソース電極線 Y 1, Y 2, Y 3, ・・・・上に図示を省略した第2層間絶縁膜を堆積する。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により第2層間絶縁膜の一部に、アノード電極14a, 14b, 14c, ・・・・の一部を露出するアノードコンタクトホール、ソース電極線 Y 1, Y 2, Y 3, ・・・・の一部を露出するソースコンタクトホールを開口する。この後のTFTを形成する工程は、本発明の第1の実施例と重複するので説明を省略する。TFT16a~16c,・・・

・・のゲート電極をゲート電極線 X 1, X 2, X 3, ・・・・にそれぞれ接続される。又、TFT16a~16c,・・・・のソース電極は、ソース電極線 Y 1, Y 2, Y 3,・・・・に、ドレイン電極は、アノード電極14a, 14 b, 14c,・・・・にそれぞれ接続される。更に、CVD法により、TFTのゲート電極の上に第3層間絶縁膜を堆積する(図示省略)。その後、真空蒸着法やスパッタリング法等により、基板3の裏面(第2主表面)にA1やA1Ni合金等を堆積させ、カソード電極5を形成する。

(へ)次に、リフトオフ法を用いるために、第3層間絶縁膜の上に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、単光体を堆積する。そして、レジストをリフトオフすることにより、Fig. 17(c)に示すように、第1発光素子層70a上に、第1蛍光体15a、第2発光素子層70b上に第2蛍光体15b、第3発光素子層70c上に第3蛍光体15cをそれぞれ形成する。最後に、基板3をパッケージにマウントすれば、Fig. 16に示した本発明の第5の実施例に係る発光表示体が完成する。

なお、上述した本発明の第5の実施例に係る発光表示体の製造方法は、 一例であり、これ以外の種々の製造方法により、実現可能であることは 勿論である。

(第6の実施例)

本発明の第6の実施例に係る発光表示体は、Fig. 18に示すように、基板3と、基板3上に互いに分離形成され、それぞれ基板3より禁制帯幅の広い半導体材料からなる複数の(第1~第3の)発光素子層10a~10cと、第1発光素子層10aからの光の波長を他の波長に変換する第1蛍光体15aとを備える。なお、Fig. 18には、1単位画素(ピクセル)を構成する第1~第3発光素子層10a,10b,10c及び第1

第1蛍光体15a, 15e, ……は、第1発光素子層10a, 10e, ……からの青色光の波長を第1波長の光として赤色光に変換する。第2 発光素子層10b, 10f, ……から青色光が、第3発光素子層10c, 10d, ……から緑色光が出力されるので、フルカラーが表示できる。

上述したように、本発明の第6の実施例に係る発光表示体によれば、第1蛍光体15aによって第1発光素子層10a,10e,……からの光の波長を他の第1波長に変換することにより、表示速度を高速化出来、長寿命化出来、耐環境性、信頼性も向上させることが出来る。

又、第1蛍光体15a,15e, ……を有することにより、カラーフィルタは不要となり、光の損失を極めて少なく出来る。更に、製造工程

を簡易化出来、ローコスト化を図ることが出来る。

以下、本発明の第6の実施例に係る発光表示体の製造方法をFig. 19及びFig. 20を用いて説明する。

- (イ)まず、Fig. 19(a)に示すように、基板3上に、MOCVD法等を用いて、n型クラッド層11,ノンドープ活性層12,p型クラッド層13を順次積層し、発光層10を形成する。次に、p型クラッド層13の上に、レジスト51をスピン塗布し、このレジスト51をフォトリソグラフィ技術によりパターニングする。パターニングされたレジスト51をエッチングマスクとして用い、エッチング溶液として例えばHC1/HNO。溶液、NaOH溶液やKOH溶液等を用いたウェットエッチング等により、発光層10を基板3に達するまでエッチングする。この結果、Fig. 9(a)に示すように、発光層10の一部が選択的に除去され、第1発光素子層10a,10e,・・・・・及び第2発光素子層10b,10f,・・・・・とを形成する。
- (ロ)次に、CVD法により、基板3の表面の全体を覆うようにシリコン酸化膜86を堆積する。リソグラフィ技術により、レジスト(図示省略)をエッチングマスクとして用いてシリコン酸化膜86をパターニングし、Fig.9(b)に示すような窓84を形成する。そして、シリコン酸化膜86及び窓84から露出した基板3上に、MOCVD法等を用いて、n型クラッド層81,ノンドープ活性層82,p型クラッド層83を順次堆積し、発光素子層80を形成する。本発明の第6の実施例において、発光層10は緑色ダイオードである。次に、p型クラッド層13の上に、レジスト85をスピン塗布し、このレジスト85をフォトリソグラフィ技術によりパターニングする。パターニングされたレジスト85をエッチングマスクとして用い、エッチング溶液として例えばHC1/HNOβ溶液,NaOH溶液やKOH溶液等を用いたウェットエッチン

グ等により、発光素子層 8 0 を基板 3 に達するまでエッチングする。この結果、Fig. 19 (d) に示すように、第 3 発光素子層 1 0 c, 1 0 d, ・・・・が形成される。その後、Fig. 20 (a) に示すように、HF等により、シリコン酸化膜 8 5, 8 6 を除去する。

- (二)次に、リフトオフ法を用いるために、シリコン酸化膜6及び窓6a,6b,6c,……上に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、AuNi合金等の金属膜を光透過性を有するように薄く堆積する。そして、新たなレジストをリフトオフすることにより、p型クラッド層13a,13b,13c,……と低抵抗性オーミック接触するアノード電極14a,14b,14c,……を形成する。
- (ホ)次に、スパッタリング法等によりウェハ表面に高融点金属の薄膜を堆積する。そして、リソグラフィ技術により、レジスト(図示省略)をエッチングマスクとして用いて用い、RIE法等により溝31a,32b, ・・・・・ (Fig. 2)上にゲート電極線X1, X2, X3, ・・・・・ (Fig. 2)を形成する。このゲート電極線X1, X2, X3, ・・・・・ は駆動回路部4aにまで延長形成され、駆動回路部4a電気的に接続する(図示省略)。次に、CVD法により、ゲート電極線X1, X2, X3, ・・・・・ (Fig. 2)上に第1層間絶縁膜17a~17i, ・・・・・を堆積する(図示省略)。次に、スパッタリング法等により第1層間絶縁膜の上部全面に新たな高融点金

属も薄膜を堆積する。そして、リソグラフィ技術により、レジストのエッチングマスクを形成し、このエッチングマスクを用いたRIE法等により、Fig.9(c)に示すように、溝32a, 32b, 32c, \cdots に 沿って、ソース電極線 Y_1 , Y_2 , Y_3 , \cdots を形成する。このとき、ソース電極線 Y_1 , Y_2 , Y_3 , \cdots は、データ信号回路 62にまで延長形成され、データ信号回路 62に電気的に接続される。

- (ト)次に、リフトオフ法を用いるために、第3層間絶縁膜の上に新たなレジストを塗布し、リソグラフィ技術によりパターニングする。そして真空蒸着法やスパッタリング法等により、蛍光体を堆積する。そして、レジストをリフトオフすることにより、Fig. 19 (c)に示すように、第1発光素子層10a上に、第1蛍光体15a,15e,……をそれぞ

れ形成する。最後に、基板3をパッケージにマウントすれば、Fig. 18に示した本発明の第6の実施例に係る発光表示体が完成する。

なお、上述した本発明の第6の実施例に係る発光表示体の製造方法は、 一例であり、これ以外の種々の製造方法により、実現可能であることは 勿論である。

(その他の実施例)

上記のように、本発明は第1~第6の実施例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施例、実施例及び運用技術が明らかとなろう。

既に述べた本発明の第 $1 \sim$ 第 6 の実施例において、発光素子層として A 1 N 系、G a N 系のワイドバンドギャップ半導体を用いているが、例 えば II - VI 族の硫化亜鉛(Z n S)系(禁制帯幅 E g = 3. 6 e V),セレン化亜鉛(Z n S e)系(E g = 2. 6 e V)等の E g = 2. 4 5 e V以上の発光素子層であれば、特に限定されない。

又、本発明の第1~第6の実施例において、基板3としてシリコン単結晶基板を用いたが、例えば6方晶系のGaN系からなる発光素子層を有する場合はサファイア(Al_2O_3)基板、立方晶系のZnS、ZnSe系からなる発光素子層を有する場合はガリウム砒素(GaAs)基板等を用いることが出来、基板材料は適宜選択される。

又、本発明の第1~第5の実施例において、蛍光体15a, 15b, 15c, ……を第1蛍光体15a, 15e, ……、第2蛍光体15b, 15f, ……、第3蛍光体15c, 15d, ……と分けたが、適切な発光表示が可能であれば、蛍光体15a, 15b, 15c, ……はそれぞれが第1~第3蛍光体のうちいずれかひとつであれば特に限定されな

61

又、本発明の第1~第5の実施例において、第1~第3発光素子層10a,10b,10c,……から出力される光の波長に応じて蛍光体15a,15b,15c,……を使い分けるので、光の波長は特に限定されるものではない。即ち、蛍光体15a,15b,15c,……により発光表示に適する波長に変換可能な波長の光を出力する発光素子層10a,10b,10c,……であれば、その組成・構成は特に限定されるものではない。

又、本発明の第1~第3及び第5の実施例において、基板3と第1~第3発光素子層10a,10b,10c,……との間に反射膜及びバッファ層として機能するDBR9a,9b,9c,……を介在させているが、DBR9a,9b,9c,……の代わりに、Fig.11に示した反射金属膜18a,18b,18cのようなバッファ層を配置しても良い。又、DBR9a,9b,9c,……の代わりに、反射膜の機能を有さないバッファ層を備えていても良い。又、バッファ層を備えていなくても構わない。本発明の第4の実施例においては、反射金属膜18a,18b,18cの代わりに、DBR等を用いても良い。更に、本発明の第6の実施例においては、基板3と第1~第3発光素子層10a,10b,10c,……との間にDBR等のバッファ層を配置しても良い。

又、本発明の第1~第3の実施例において、DBR9a,9b,9c,及び第1~第3発光素子層10a,10b,10c,....は溝31a,31b,31c,....及び32a,32b,32c,....とり互いに分離、区画されているが、溝31a,31b,31c,....及び32a,32b,32c,....の代わりに、DBR9a,9b,9c,....及び第1~第3発光素子層10a,10b,10c,....に例えばプロトン(H+)を照射して形成された高比抵抗領域により区画しても

良い。

又、本発明の第1~第3、第5及び第6の実施例に係る発光表示体は TFT16a~16c, ・・・・・を具備しているが、TFT16a~16c, ・・・・・の代わりに、実用化されている2端子素子である薄膜ダイオード (TFD) や金属・絶縁体・金属(MIM) ダイオード等をスイッチン グ素子として用いても構わない。

又、本発明の第6の実施例において、第1蛍光体15a,15e, ・・・・・・の代わりに、第2蛍光体15b,15f,・・・・・を用いても良い。又、例えば第1発光素子層10a,10e,・・・・及び第2発光素子層10b,10f,・・・・が第1波長及び第2波長として青色光の代わりに紫外光を放出する場合、第1波長である紫外光を第1波長として青色光に波長変換する第1蛍光体15a,15e,・・・・・及び、第2波長である紫外光を第2波長として青色光に波長変換する第2蛍光体15b,15f,・・・・・を具備すれば、第3発光素子層10c,10d,・・・・から第3波長として赤色の励起光を出力するので、フルカラーを表示できる。

このように、本発明はここでは記載していない様々な実施例等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

産業上の利用可能性

本発明によれば、表示速度が速く、長寿命であり耐環境性にも優れ、 光の損失が小さくエネルギーを節約出来、生産工程が簡単で、ローコス ト化が図れる半導体発光素子、発光表示体、半導体発光素子の製造方法 及び発光表示体の製造方法を提供出来る。 WO 03/058726 PCT/JP02/13835

- 44 --

請求の範囲

1. 基板と、

前記基板上に互いに分離形成され、それぞれ前記基板より禁制帯幅の広 い半導体材料からなる複数の発光素子層と、

前記発光素子層からの光の波長を他の波長に変換する蛍光体とを備えることを特徴とする半導体発光素子。

- 2. 前記基板は、シリコン単結晶基板であることを特徴とする請求の範囲第1項記載の半導体発光素子。
- 3. 前記発光素子層は、窒化物系化合物半導体からなることを特徴とする請求の範囲第1項記載の半導体発光素子。
- 4. 前記基板と前記発光素子層との間にプラッグ反射膜を更に備えることを特徴とする請求の範囲第1項記載の半導体発光素子。
- 5. 前記基板と前記発光素子層との間に金属反射膜を更に備えることを特 徴とする請求の範囲第1項記載の半導体発光素子。
- 6. 前記複数の発光素子層は、素子分離領域により互いに区画されていることを特徴とする請求の範囲第1項記載の半導体発光素子。
- 7. 前記素子分離領域は、前記発光素子層間に形成された溝であることを特徴とする請求の範囲第6項記載の半導体発光素子。

- 8. 前記複数の発光素子層は、同一の波長の励起光を発光する第1~第3発光素子層とからなることを特徴とする請求の範囲第1項記載の半導体発光素子。
- 9. 前記蛍光体は、前記第1発光素子層上に配置され、前記第1発光素子層からの前記励起光の波長を第1波長に変換する第1蛍光体を含むことを特徴とする請求の範囲第8項記載の半導体発光素子。
- 10. 前記蛍光体は、前記第2発光素子層上に配置され、前記第2発光素子層からの前記励起光の波長を前記第1波長とは異なる第2波長に変換する第2蛍光体を更に含むことを特徴とする請求の範囲第9項記載の半導体発光素子。
- 11. 前記蛍光体は、前記第3発光素子層上に配置され、前記第3発光素子層からの前記励起光の波長を前記第1及び第2波長とは異なる第3波長に変換する第3蛍光体を更に含むことを特徴とする請求の範囲第10項記載の半導体発光素子。
- 12. 基板と、前記基板上に複数の単位画素を配置した発光表示体であって、前記単位画素は、

前記基板上に互いに分離形成され、それぞれ前記基板より禁制帯幅の 広い半導体材料からなる複数の発光素子層と、

前記発光素子層からの光の波長を他の波長に変換する蛍光体とからなることを特徴とする発光表示体。

13. 前記基板と前記発光素子層との間にプラッグ反射膜を更に備える

ことを特徴とする請求の範囲第12項記載の発光表示体。

- 14. 前記基板に、前記発光素子層からの発光を制御するための半導体素子を更に備えることを特徴とする請求の範囲12項記載の発光表示体。
- 15. 前記複数の発光素子層は、同一の波長の励起光を発光する第1~ 第3発光素子層とからなることを特徴とする請求の範囲第12項記載の 発光表示体。
- 16.前記蛍光体は、前記第1発光素子層上に配置され、前記第1発光素子層からの前記励起光の波長を第1波長に変換する第1蛍光体を含むことを特徴とする請求の範囲第15項記載の発光表示体。
- 17. 前記蛍光体は、前記第2発光素子層上に配置され、前記第2発光素子層からの前記励起光の波長を前記第1波長とは異なる第2波長に変換する第2蛍光体を更に含むことを特徴とする請求の範囲第16項記載の発光表示体。
- 18. 前記蛍光体は、前記第3発光素子層上に配置され、前記第3発光素子層からの前記励起光の波長を前記第1及び第2波長とは異なる第3波長に変換する第3蛍光体を更に含むことを特徴とする請求の範囲第17項記載の発光表示体。
- 19. 基板上に、前記基板より禁制帯幅の広い発光層を形成し、 前記発光層を分離して複数の発光素子層を形成し、 前記発光素子層上に、前記発光素子層からの光の波長を他の波長に変

換する蛍光体を形成する

ことを特徴とする半導体発光素子の製造方法。

- 20. 前記発光素子層を形成する工程は、前記発光層の一部を選択的に除去して、前記発光層の残部からなる前記複数の発光素子層を形成することを特徴とする請求の範囲第19項記載の半導体発光素子の製造方法。
- 21. 前記発光層を形成する前に、前記基板上にブラッグ反射膜を形成し、

前記発光素子層を形成する際に、前記プラッグ反射膜が前記分離した 発光素子層の下部のみに局在するように、前記ブラッグ反射膜の一部を 選択的に除去する

ことを特徴とする請求の範囲第19項記載の半導体発光素子の製造方 法。

22. 前記発光層を形成する前に、前記基板上に金属反射膜を形成し、 前記発光素子層を形成する際に、前記金属反射膜が前記分離した発光 素子層の下部のみに局在するように、前記金属反射膜の一部を選択的に 除去する

ことを特徴とする請求の範囲第19項記載の半導体発光素子の製造方法。

23. 前記発光素子層を形成する工程は、前記発光層の内部に素子分離領域を形成することにより、前記素子分離領域で区画された前記複数の発光素子層を形成することを特徴とする請求の範囲第19項記載の半導

体発光素子の製造方法。

24. 基板と、前記基板上に複数の単位画素を配置した発光表示体の製造方法であって、


前記基板上に、前記基板より禁制帯幅の広い発光層を形成し、

前記発光層を分離して複数の発光素子層を形成し、

前記発光素子層上に、前記発光素子層からの光の波長を他の波長に変換する蛍光体を形成する

ことにより前記単位画素を形成することを特徴とする発光表示体の製造方法。

FIG.1






FIG.3




FIG.4






FIG.5











FIG.6













FIG.8












FIG.9








FIG.10





FIG.11






FIG.13






FIG.14










FIG.15








FIG.16






FIG.17











FIG.18




19/20

FIG.19










FIG.20

